采用FPGA的SPIFlash控制器的设计方案

发布时间:2022-08-23 03:47 阅读次数:
本文摘要:作者:陈炳成 传统的Flash读取是通过CPU软件编程构建,其读取速度较快,且闲置CPU资源,另外由于Flash芯片本身功能指令较多,使得对芯片展开必要操作者显得十分艰难。 本文明确提出一个基于FPGA的SPIFlash读取硬件构建方案,该方案利用硬件对SPIFlash展开掌控,需要十分便利地已完成Flash的读取、读取、创下及预充电等操作者,同时撰写的SPIFlash控制器IP核需要展开重制和适配,作为SOC芯片的功能模块。

E星体育官网

作者:陈炳成  传统的Flash读取是通过CPU软件编程构建,其读取速度较快,且闲置CPU资源,另外由于Flash芯片本身功能指令较多,使得对芯片展开必要操作者显得十分艰难。  本文明确提出一个基于FPGA的SPIFlash读取硬件构建方案,该方案利用硬件对SPIFlash展开掌控,需要十分便利地已完成Flash的读取、读取、创下及预充电等操作者,同时撰写的SPIFlash控制器IP核需要展开重制和适配,作为SOC芯片的功能模块。SPIFlash控制器使用VHDL语言展开撰写,在Modelsim6.5g上通过功能建模,并且在XUPV5-LX110TFPGA开发板上通过硬件测试,构建结果表明方案的可行性。

  1.章节  Flash是一种具备电可读取的可编程ROM,按模块可以分成两大类:分段Flash和串行Flash.分段Flash存储量大,速度快;而串行Flash存储量比较较小,但体积小,连线非常简单,可增大电路面积,节约成本。SPIFlash是嵌入SPI总线模块的串行Flash,它相比传统的分段总线模块Flash,节省了很多的I/O口资源,从而为系统功能的拓展获取了更加多的有可能。  随着SPIFlash更加多地应用于到各种领域,其传统读取方式中读取速度过于慢、闲置CPU资源以及操作者过于简单灵活性的缺点展现出得更加引人注目,如何解决问题以上问题沦为大家注目的焦点。

利用硬件对SPIFlash展开掌控,需要十分便利地已完成Flash的读取、读取、创下及预充电等操作者,且不闲置CPU资源,同时撰写的SPIFlash控制器IP核需要展开重制和适配,作为SOC芯片的功能模块。因此明确提出了一种基于FPGA的SPIFlash控制器的设计方案,后用VHDL构建。撰写的SPIFlash控制器IP核在Modelsim6.5g上展开了功能建模,在FPGA开发板上展开了测试检验,可作为功能模块应用于SOC芯片设计。

  2.SPIFlash控制器设计  2.。


本文关键词:采用,FPGA,的,SPIFlash,控制器,设计,方案,作者,E星体育官网

本文来源:E星体育官方网站入口-www.zhukaimall.com

在线客服 联系方式 二维码

电话

028-811032092

扫一扫,关注我们